



## Original Article

Received 1th December 2022  
 Accepted 19th December 2022  
 Published 20th December 2022

Open Access

## Development Of Digital Engineering Practicum Modules For Electrical Engineering Students PGRI Banyuwangi University

Charis Fathul Hadi 1<sup>\*a</sup>, Riska Fita Lestari 2<sup>a</sup>, Andre Ramadhan 3<sup>b</sup>

<sup>a</sup>Lecturer of Departement Electrical Enginnering, University of PGRI Banyuwangi

<sup>b</sup> Student of Departement Electrical Enginnering, University of PGRI Banyuwangi

\* Corresponding E-mail: [charis@unibabwi.ac.id](mailto:charis@unibabwi.ac.id) \*1, [Riskaf128@gmail.com](mailto:Riskaf128@gmail.com) 2, [andrewramadhan12042001@gmail.com](mailto:andrewramadhan12042001@gmail.com) 3

**Abstract:** *One component that cannot be separated in the learning process is teaching materials which can be in the form of modules. The availability of teaching materials can be one of the supports for the successful implementation of the learning process. Teaching materials contain an arrangement of a set of materials to create an environment/atmosphere that allows students to learn. Thus, one of the objectives of providing teaching materials is to facilitate the student learning process. The relationship between lecturers, students, and learning materials. Thus, one of the objectives of providing teaching materials is to facilitate the student learning process. The relationship between lecturers, students, and teaching materials is dynamic and complex. Module is a type of teaching material that is designed to be studied independently by students and is designed systematically and attractively to facilitate the learning process. Based on initial observations made in the field, especially in the practicum learning activities of the electrical engineering study program at PGRI Banyuwangi University, there is a lack of practicum modules so that practicum activities are less measurable in learning outcomes. This needs to be developed with practicum modules especially in digital engineering courses in order to facilitate digital engineering practicum activities for electrical engineering students at PGRI Banyuwangi University. In this study using the R & D research method, from the results of research with a student population of 15 from the Electrical Engineering Study Program at PGRI Banyuwangi University, the average learning result was 87.5, and the validation results were 89% in the very valid category, and the student response results showed 88% in the very category Good.*

**Keywords:** *Development, Modules, Digital Engineering, Practicum, R&D*

### Pendahuluan


Pendidikan mempunyai peran penting dan sangat besar dalam rangka menciptakan sumber daya manusia yang berkualitas untuk mengolah sumber daya alam yang ada guna mempertahankan kelangsungan hidup serta meningkatkan kemakmuran dan kesejahteraan rakyat. Pendidikan merupakan salah satu aspek kehidupan yang harus dan pasti dijalani oleh semua manusia sejak lahir, selama masa pertumbuhan dan berkembang sampai mencapai kematian. Dalam dunia pendidikan, banyak metode pembelajaran yang digunakan, dan itu akan terasa menyenangkan terkadang juga terasa membosankan [1]. Salah satu komponen yang tidak dapat dipisahkan dalam proses pembelajaran adalah bahan ajar bisa berupa modul. Ketersediaan bahan ajar dapat menjadi salah satu penunjang keberhasilan pelaksanaan proses pembelajaran. Bahan ajar berisikan susunan seperangkat materi untuk menciptakan lingkungan/suasana yang memungkinkan mahasiswa untuk belajar. Dengan demikian, salah satu tujuan penyediaan bahan ajar adalah untuk mempermudah proses belajar mahasiswa. Hubungan antara dosen, mahasiswa, dan bahan

ajar bersifat dinamis dan kompleks. Modul merupakan suatu jenis bahan ajar yang dirancang untuk dapat dipelajari secara mandiri oleh peserta didik dan dirancang secara sistematis dan menarik untuk mempermudah dalam proses pembelajaran. Sedangkan, modul digital merupakan sebuah bahan ajar yang dapat dibaca melalui komputer atau digital lainnya [2].

Berdasarkan observasi awal yang dilakukan di lapangan, khususnya pada kegiatan pembelajaran praktikum prodi Teknik Elektro Universitas PGRI Banyuwangi kurangnya modul praktikum sehingga dalam kegiatan pratikum kurang terukur dalam capaian pembelajaran. Hal ini perlu dikembangkan modul praktikum khususnya pada mata kuliah teknik digital guna untuk mempermudah kegiatan praktikum teknik digital mahasiswa Teknik Elektro Universitas PGRI Banyuwangi [3].

## Metode

Penelitian ini merupakan jenis penelitian pengembangan, karena peneliti ingin mengembangkan modul praktikum sistem pengaturan. Metode penelitian yang digunakan menggunakan metode penelitian *Research and Development* (R&D). Menurut Sugiyono (2015: 28-30) metode *Research and Development* diterjemahkan menjadi metode penelitian dan pengembangan. Pada penelitian ini menggunakan model R&D yang diadopsi dari Sugiyono [4]. Adapun langkah-langkah atau prosedur penelitian dan pengembangan meliputi seperti ditunjukkan pada Gambar 1.



Gambar 1. Desain penelitian R & D

Penelitian pengembangan ini dibatasi pada beberapa tahap saja. Tahap-tahap tersebut meliputi a) tahap potensi dan masalah, b) pengumpulan data, c) desain produk, d) validasi desain, d) revisi desain produk. Validator dalam penelitian ini adalah ahli materi dalam elektronika. Mahasiswa merupakan subjek dalam penelitian ini. Adapun tim ahli dalam validasi kelayakan modul dari dosen Teknik Elektro Universitas PGRI Banyuwangi [1].

Teknik analisis data menggunakan analisis deskriptif kualitatif dan analisis statistika inferensial. Analisis deskriptif kualitatif digunakan untuk menganalisis hasil validasi modul dan respon mahasiswa terhadap modul. Tahapan analisis hasil validasi dan respon mahasiswa diantaranya (1) menghitung skor yang diperoleh; (2) menghitung skor maksimum; (3) menyatakan skor yang diperoleh dalam bentuk persentase dengan menggunakan rumus sebagai berikut [5]:

$$\frac{\text{skor yang diperoleh}}{\text{skor maksimum}} \times 100 \%$$

(Sumber: Arikunto, 2013: 266)


Hasil persentase tersebut selanjutnya dilakukan pemberian kriteria yang mengacu pada Tabel 1 [6].

| No | Persentase  | Kreteria Respon | Kreteria Validasi |
|----|-------------|-----------------|-------------------|
| 1  | >75% - 100% | Sangat Baik     | Sangat Valid      |
| 2  | >50% - 75%  | Baik            | Valid             |
| 3  | >25% - 50%  | Cukup           | Cukup             |
| 4  | 0% - 25%    | Tidak Baik      | Tidak Valid       |

(Sumber: Riduwan, 2013: 41)

## Hasil dan Pembahasan

Penelitian ini menghasilkan modul pembelajaran praktikum pada mata kuliah teknik digital. modul tersebut dibagi menjadi 3 bab. Bab I pendahuluan, Bab II Kegiatan Pembelajaran, Bab III Penutup.



Gambar 2. Tampilan cover modul

Tampilan cover modul pembelajaran praktikum teknik digital hasil pengembangan dapat ditunjukkan pada gambar 2. Bagian-bagian modul seperti ditunjukkan pada bagian daftar isi dari modul yang dapat ditunjukkan pada gambar 3.

| DAFTAR ISI   |         |
|--|---------|
|  | Halaman |
| HALAMAN JUDUL  | i       |
| KATA PENGANTAR                                       | ii      |
| DAFTAR ISI   | iv      |
| PERCOBAAN I<br>WATAK GERBANG LOGIKA DASAR            | 1       |
| PERCOBAAN II<br>LOGIKA KOMBINASI                     | 9       |
| PERCOBAAN III<br>KOMPARATOR DAN PENJUMLAH BINER      | 16      |
| PERCOBAAN IV<br>FLIP-FLOP                            | 25      |
| PERCOBAAN V<br>PENCACAH                              | 34      |
| PERCOBAAN VI<br>REGISTER                             | 42      |
| PERCOBAAN VII<br>ENKODER DAN DEKODER                 | 48      |
| PERCOBAAN VIII<br>MULTIPLIKESER DAN DEMULTIPLIKESER  | 53      |
| DAFTAR PUSTAKA                                       | 59      |
| LAMPIRAN 1: LAPORAN SEMENTARA                        | 60      |
| LAMPIRAN 2: CONTOH HALAMAN SAMBUNG LAPORAN PRAKTIKUM | 80      |

Gambar 3 . Daftar Isi Modul

Pada bagian pendahuluan terdapat deskripsi isi modul yang dapat ditunjukkan pada Gambar 4. Deskripsi modul berisi uraian tentang garis besar isi modul dan materi-materi yang termuat di dalam modul. Bagian pendahuluan modul juga terdapat kompetensi dan indikator yang harus dimiliki mahasiswa setelah mempelajari modul pembelajaran Teknik Digital. Pada bagaian kegiatan praktikum terdapat prosedur praktikum yang dapat di tunjukkan pada gambar 4. Prosedur praktikum pada modul berisi gambar rangkaian gerbang logika.

**PERCOBAAN I  
WATAK GERBANG LOGIKA DASAR**

**A. DESKRIPSI**


Gerbang logika dasar OR, AND, dan NOT maupun gerbang universal NOR dan NAND sangat penting perannya di dalam perancangan suatu rangkaian digital. Rangkaian logika pada umumnya, diketahui atau dipelajari melalui tabel kebenaran (truth table) yang dimilikinya, yakni suatu tabel yang mengekspresikan hubungan antara masukan (input) dengan keluaran (output) gerbang atau rangkaian logika. Secara teoritis, tabel kebenaran suatu gerbang atau rangkaian logika dapat disusun berdasarkan ekspresi Boole yang dimilikinya. Selain menggunakan tabel kebenaran, rangkaian logika juga dapat dikenali melalui diagram waktunya. Operasi dari gerbang logika dasar dapat dikenali dari beberapa cara, misalnya symbol, tabel kebenaran, dan ekspresi booleannya, seperti pada tabel 1 dibawah ini.

| GERBANG LOGIKA | REPRESENTASI | TABEL KEBENARAN   | EKSPRESI BOOLE |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
|----------------|--------------|---|----------------|---|---|---|---|---|---------------|---|---|---|---|---|---|---|---|----------------------------|
| NOT            |              | <table border="1"><tr><td>A</td><td>Y</td></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>   | A              | Y | 0 | 1 | 1 | 0 | $Y = \bar{A}$ |   |   |   |   |   |   |   |   |                            |
| A              | Y            |   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 1            |   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 0            |   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| AND            |              | <table border="1"><tr><td>A</td><td>B</td><td>Y</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table> | A              | B | Y | 0 | 0 | 0 | 0             | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | $Y = A \cdot B$            |
| A              | B            | Y   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 0            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 1            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 0            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 1            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| NAND           |              | <table border="1"><tr><td>A</td><td>B</td><td>Y</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table> | A              | B | Y | 0 | 0 | 1 | 0             | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | $Y = \overline{A \cdot B}$ |
| A              | B            | Y   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 0            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 1            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 0            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 1            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| OR             |              | <table border="1"><tr><td>A</td><td>B</td><td>Y</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table> | A              | B | Y | 0 | 0 | 0 | 0             | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | $Y = A + B$                |
| A              | B            | Y   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 0            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 1            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 0            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 1            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| NOR            |              | <table border="1"><tr><td>A</td><td>B</td><td>Y</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table> | A              | B | Y | 0 | 0 | 1 | 0             | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | $Y = \overline{A + B}$     |
| A              | B            | Y   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 0            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 1            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 0            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 1            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| EX-OR          |              | <table border="1"><tr><td>A</td><td>B</td><td>Y</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table> | A              | B | Y | 0 | 0 | 0 | 0             | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | $Y = A \oplus B$           |
| A              | B            | Y   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 0            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 0              | 1            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 0            | 1   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |
| 1              | 1            | 0   |                |   |   |   |   |   |               |   |   |   |   |   |   |   |   |                            |

Gambar 4 . Tampilan Pendahuluan Modul


**E. PROSEDUR**

- Menentukan watak gerbang logika dasar dan universal:
  - Untuk menyelidiki watak gerbang OR-2 input, AND-2 input, NOT, NOR-2 input dan NAND-2 input, gunakan rangkaian berikut ini!



Gambar 1. Rangkaian untuk menentukan watak gerbang logika dasar

- Tempatkan IC 7432 (OR), 7408 (AND), 7404 (NOT), 7428 (NOR), 7400 (NAND), sebuah saklar ganda, dan 5 buah LED pada papan breadboard.
- Pasang catu daya pada semua IC yang digunakan, pasang saklar logika pada setiap input gerbang dan indikator LED pada setiap output gerbang. Salah satu bentuk susunan rangkaian untuk menyelidiki watak gerbang logika dasar menggunakan simulator breadboard ditunjukkan pada gambar berikut ini.



Gambar 5. Prosedur Praktikum pada modul

Pada kegiatan praktikum mahasiswa diwajibkan membuat laporan sesuai format yang sudah ditentukan pada gambar 6.

LAMPIRAN 1  
LAPORAN SEMENTARA  
PERCOBAAN I. WATAK GERBANG LOGIKA DASAR

Nama Praktikan: ..... Tanggal: .....

Anggota Lain : 1. .... Pembimbing: .....

2. ....

Tanda tangan Pembimbing

- Dats untuk menentukan watak gerbang logika dasar dan universal: tabel kebenaran gerbang logika dasar dan gerbang universal

| INPUT |   | OUTPUT |     |       |     |      |
|-------|---|--------|-----|-------|-----|------|
| A     | B | OR     | AND | NOT A | NOR | NAND |
| 0     | 0 |        |     |       |     |      |
| 0     | 1 |        |     |       |     |      |
| 1     | 0 |        |     |       |     |      |
| 1     | 1 |        |     |       |     |      |

- Untuk input, 0: saklar OFF, 1: saklar ON
- Untuk output, 0: LED padam, 1: LED menyala

- Dats untuk membuktikan gerbang OR dapat dibuat dari gerbang NAND atau NOR

Tabel kebenaran untuk membuktikan gerbang OR dapat dibuat menggunakan gerbang NAND atau NOR

| INPUT |   | OUTPUT  |                     |                    |
|-------|---|---------|---------------------|--------------------|
| A     | B | OR ASLI | OR DIBUAT DARI NAND | OR DIBUAT DARI NOR |
| 0     | 0 |         |                     |                    |
| 0     | 1 |         |                     |                    |
| 1     | 0 |         |                     |                    |
| 1     | 1 |         |                     |                    |


- Untuk input, 0: saklar OFF, 1: saklar ON
- Untuk output, 0: LED padam, 1: LED menyala

Gambar. 6 Format Laporan Praktikum

Kevalidan modul pembelajaran Teknik Digital diperoleh melalui hasil validasi. Validasi modul pembelajaran

## Original Article

praktikum sistem pengaturan dilakukan kepada 3 validator. Aspek yang divalidasi dari modul meliputi aspek Penampilan, Isi materi, Kontruk.



Gambar 7. Hasil Validasi Modul.

Berdasarkan hasil validasi seperti ditunjukkan pada Gambar 7 nilai rata-rata persentase aspek konstruk sebesar 85%, aspek isi materi sebesar 95%, dan aspek tampilan sebesar 87%. Nilai rata-rata keseluruhan diperoleh sebesar 89%. Dengan demikian modul pembelajaran praktikum Teknik Digital dapat dikatakan sangat valid. Hasil respon mahasiswa diperoleh dengan memberikan angket respon mahasiswa setelah menggunakan modul pembelajaran praktikum Teknik Digital. Hasil pemberian angket respon mahasiswa yang terdiri dari 15 pernyataan diperoleh skor rata-rata sebesar 88%. Skor hasil respon mahasiswa tersebut dapat dikategorikan sangat baik. Sehingga dapat dikatakan respon mahasiswa terhadap modul pembelajar praktikum Teknik Digital adalah sangat baik. Hasil belajar mahasiswa memperoleh nilai rata-rata sebesar 87,5.

### Kesimpulan

Berdasarkan hasil penelitian yang telah dilakukan dapat disimpulkan sebagai berikut. Kevalidan modul pembelajaran merupakan salah satu hal aspek untuk menentukan suatu modul sudah layak digunakan sebagai bahan ajar. Kevalidan modul diperoleh dari penilaian oleh para ahli melalui validasi ahli. Perolehan hasil validasi tersebut terdiri dari beberapa aspek. Aspek konstruk memperoleh rata-rata persentase sebesar 85%, aspek isi materi memperoleh rata-rata persentase sebesar 95%, dan aspek penampilan memperoleh persentase rata-rata sebesar 87%. Berdasarkan hasil tersebut maka dapat disimpulkan bahwa modul pembelajaran praktikum Teknik Digital dikategorikan

### Journal of Educational Engineering and Environment

sangat valid dengan persentase sebesar 89%. Respon mahasiswa merupakan tanggapan mahasiswa sebagai pengguna dari modul pembelajaran. Pemberian angket respon mahasiswa diperoleh hasil bahwa semua indikator yang dirumuskan dalam beberapa pernyataan memperoleh kategori respon sangat baik. Respon mahasiswa terhadap modul pembelajaran praktikum Teknik Digital memperoleh nilai rata-rata sebesar 88% atau dalam kategori sangat baik. Hasil belajar mahasiswa memperoleh nilai rata-rata sebesar 87,5 dalam kategori tuntas dengan nilai KKM 70.

### Ucapan Terima Kasih

Ucapan terimakasih dipersembahkan segenap civitas akademika Fakultas Teknik Prodi Teknik Elektro Universitas PGRI Banyuwangi yang selalu mendukung dalam kegiatan penelitian ini.

### Daftar Pustaka

- [1] M. Luqmanul Hakim, H. Wahyu Herwanto, and G. D. Kusuma Ningrum, "Pengembangan modul digital untuk bahan ajar pengolahan citra di Jurusan Teknik Elektro Universitas Negeri Malang," *J. Inov. Teknol. dan Edukasi Tek.*, vol. 1, no. 1, pp. 37–45, 2021, doi: 10.17977/um068v1n1p37-45.
- [2] E. Santoso and E. Endryansyah, "Pengembangan Modul Pembelajaran Praktikum Sistem Pengaturan Proportional Integral Derivative (PID) di Jurusan Teknik Elektro Universitas Negeri Surabaya," *J. Pendidik. Tek. Elektro*, vol. 5, no. 3, pp. 673–679, 2016.
- [3] C. F. Hadi, B. Suprianto, and A. B. Santosa, "Pengembangan Perangkat Pembelajaran Sistem Operasi Berbasis Project Based Learning Untuk Sekolah Menengah Kejuruan," *CIRCUIT J. Ilm. Pendidik. Tek. Elektro*, vol. 3, no. 2, p. 103-110, 2019, doi: 10.22373/crc.v3i2.5129.
- [4] J. J. Heckman, R. Pinto, and P. A. (BAB 3) Savelyev, "Penelitian R&D," *Angew. Chemie Int. Ed.* vol. 6, no. 11, pp. 71–84, 1967.
- [5] S. Ongkowitz, "Analisis Faktor Error Kemampuan Mahasiswa dalam Penguasaan Kata Konjungsi pada mahasiswa jurusan Program Studi Pendidikan Bahasa Mandarin Universitas X dan Universitas Y di Surabaya Rumusan Masalah Tujuan Penelitian," Skripsi" 2019.

- [6] P. T. Informasi, F. Teknik, and U. N. Surabaya, "Instagram Untuk Meningkatkan Hasil Belajar Siswa Mata Pelajaran Desain Multimedia ," vol. 01,no.06 pp. 70–75, 2017.